FPGA Designer to Exciting Telecom Project

We are looking for an experienced FPGA designer, with a passion for backend design, to one of our team working towards the telecom industry.
The teams work mainly derives of tasks like Block or Top Level Floor planning, Bus/Pin Planning, Clock Tree Synthesis, Placement, Optimization, Routing, Static Timing Analysis. But there might also be task that requires knowledge in lab environment. The team way of working is agile and high collaboration skills are needed to be able to work with other team members and teams.
Key competences:
VHDL/Verilog programming experience
Experience with Xilinx and/or Altera platform and tools (Quartus or ISE etc.)
Experience in Xilinx/Altera backend flow
Floor planning
Vivado tool
Timing analysis
Experience in multigigabit transceivers
Scripting (TCL, Python, Perl)
Worked with tools as: - Spyglass - Cadence - Clearcas
Skicka gärna ansökan och CV med kort personlig introduktion, gärna bild, information om kompetenser, ev. certifieringar, uppdragserfarenhet, anställningar och utbildning till: kontakt@ktwo.se
Våra konsulter är kända för att ha hög teknisk och social kompetens, vara erfarna, lyhörda och ha ett vinnande sätt - kort sagt de är inte endast skickliga utvecklare, tekniker och projektledare m.m. utan även bra konsulter. Vi samlar vinnare. Det skall vara roligt att arbeta för och med K Two!