OBS! Ansökningsperioden för denna annonsen har
passerat.
Arbetsbeskrivning
PrimeComp är ett teknikkonsultbolag med uppdrag inom energi, industri och infrastruktur. Genom vår kombinerade erfarenhet och unika utbud av teknikområden erbjuder vi tjänster för att skapa lönsamma, innovativa och hållbara lösningar.
Arbetsbeskrivning:
Vi söker en erfaren FPGA -designer, med en passion för backend - design, till ett av våra team som arbetar mot telekomindustrin. Arbetsuppgifter som kräver kunskap inom laboratoriemiljö är meriterande. Teamets arbetssätt är smidigt och hög samarbetsförmåga krävs för att kunna arbeta med andra teammedlemmar.
I uppgifterna ingår till exempel att:
- VHDL/Verilog programmering.
- Scriptprogrammering (TCL, Python, Perl).
- Test och verifiering.
- Felsökning och support.
- Labbarbete.
- Block- eller Top Level planering
- Bus/Pin - planering, Clock Tree Synthesis
- Routing, statisk tidsanalys.
Kompetens:
- Tidigare erfarenhet från FPGA utveckling är ett krav.
- Har du erfarenhet från Telecomindustrin är det starkt meriterande.
- Du har förmåga att jobba både självständigt och i team.
- Stor kommunikationskunskap och förmåga att arbeta via Microsoft Teams eller liknande verktyg.
- Har du arbetat med verktyg som Spyglass, Cadence och/eller Clearcase är det meriterande.
- God och grundlig kunskap och erfarenhet av VHDL och/eller Verilog samt arkitekturer och verktyg från Xilinx, Altera/INTEL och/eller Lattice.
- Har du kunskaper i C/C++ är det bara ett stort plus.
Personliga egenskaper:
- Minst ingenjörshögskoleingenjörsexamen eller motsvarande erfarenhet.
- Behärskar svenska och engelska i tal och skrift.
- Förmåga att kommunicera till olika målgrupper och situationer.
- Självständighet och kunna leda sig själv och arbetet framåt.
- Förmåga att skapa förtroende mot kollegor och kunder.
- Förmåga att vara lyhörd - lyssna och läsa mellan raderna.
- Förmågan att vara förändringsbenägen - kunna anpassa sig, acceptera tvära kast och nya förutsättningar.
- Viljan och drivet att lära sig nya saker och ständigt utvecklas.